请用verilog/vhdl实现5分频电路，占空比50% | 学就创题库

题库实习信息校招公告参访活动

问答题

请用verilog/vhdl实现5分频电路，占空比50%

查看答案

上一题

[问答题] 用FSM实现一个序列检测模块，a为输入端，b为输出端，如果a连续输入为1101，则b输出为1，否则为0。例如：...

下一题

[问答题] 什么是亚稳态?如何防止亚稳态传播或减少亚稳态概率?

题目信息

校招真题

-

正确率

0

评论

36

点击

收藏已收藏

错题本已加入错题本

我的笔记

登录添加笔记