用FSM实现一个序列检测模块，a为输入端，b为输出端，如果a连续输入为1101，则b输出为1，否则为0。例如：
a: 0001100110110100100110
b: 0000000000100100000000
请画出状态转移图并写出Verilog代码。
