普通会员
登录
题库
实习信息
校招公告
参访活动
题库
通信/硬件
题目列表
用Verilog实现按键抖动消除电路，输入时钟频率为50M...
问答题
用
Verilog
实现按键抖动消除电路，输入时钟频率为
50Mhz
，按键信号
a
低于设定宽度（由
cnt_cfg
配置：
00b
表示
5ms
，
01b
表示
10ms
，
10b
表示
15ms
，
11b
表示
20ms
）时，表示该信号是抖动，需要消除。
查看答案
上一题
[问答题] 请回答以下问题： （1）请简单解释时钟的skew和jitter的概念 （2）请描述可测性设计（DFT：design...
下一题
[问答题] 信号a是一个变化频率为1 Mhz的无限序列。使用Verilog实现，检查并计数序列中1110110的个数。
纠错
题目信息
校招真题
-
正确率
0
评论
36
点击
收藏
已收藏
错题本
已加入错题本
我的笔记
登录添加笔记
